FPGA-meetup 2026

tirsdag 27. januar 2026. 09:00

Inventas inviterer til faglig FPGA-samling, tirsdag den 27. januar fra klokken 09-11 på Høyskolen på Vestlandet. I samarbeid med Bergen FPGA Gruppe (tidligere FPGA Meetup i Bergen) ønsker vi i Inventas å videreutvikle fagmiljøet innenfor FPGA. Vi har et nasjonalt utviklingsmiljø for FPGA, og denne tirsdagen er flere av våre ansatte tilstede i Bergen. Det er altså gode muligheter for faglig prat, samtidig som vi deler erfaringer og inspirasjon. Blir du med? Fyll ut skjema for å melde deg på.

Mer informasjon

Dette vil du lære

Fokuset for denne samlingen er delt mellom simulering, verktøy, og praktisk FPGA design. Vi vil prate om klokkeoverganger og synkronisering, en av de viktigste utfordringene innen FPGA design. Mens på simulerings-fronten vil vi se på det siste nye i UVVM: UVVM Assertions, deteksjon av uventet interface-aktivitet og completion detection. Bruk av disse mekanismene gjør verifikasjon mer robust, mer forutsigbar og lettere å automatisere.

For større FPGA prosjekter, spesielt med flere kollaboratører, er det ofte behov for å automatisere kodesjekk, test og simulering, samt syntese og build for FPGA'en. Vi kommer til å presentere hvordan dette kan settes opp i en Continuous Integration (CI) pipeline. Eksemplene er basert på Docker og Gitlab CI, men fremgangsmåten er høyst relevant for andre CI verktøy.

Inventas har et veletablert og stort embedded-miljø fordelt på 7 lokasjoner i hele Norge. Våre fagmiljøer består blant annet av FPGA/ASIC, elektronikk/hardware, embedded software, regulatorisk, mekanikk, simulering, IoT og AI/ML, og vi arbeider med alt fra subsea, medtech, fornybar energi, startups og romfart. Vi holder presentasjoner og gjesteforelesninger, arbeider tett med akademia og utvikler UVVM – et av verdens største open-source test-rammeverk for FPGA.

Marius Elvegård

Disiplinleder Digital Øst, FPGA-utvikler

Praktisk informasjon

Meld deg på

Praktisk info

⏰ Tidspunkt: Tirsdag 27. januar, kl. 09:00-11:00

🏠 Sted: Høgskulen på Vestlandet (HVL)

📍 Adresse: Inndalsveien 26, 5063 Bergen, Nybygget Kronstad K2 (Bygg M), Rom M509, 5. etg.

🙋 Kontaktperson: Simon Nesbø (simon.nesboe@inventas.no // +47 41 14 10 06)

Program

09:00-09:15 – Mingling og tid til prat før programmet starter. Vi serverer kaffe og noe attåt.

09:15-09:35 – Det siste nye i UVVM rammeverket. Presentert at Marius Elvegård.

09:45-10:15 – Docker og Continuous Integration i FPGA og Embedded prosjekter. Presentert av Arild Velure.

10:30-11:00 – Klokkeoverganger og synkronisering (CDC). Presentert av Simon Voigt Nesbø.

Passer for deg

Arrangementet er åpent og gratis for alle interesserte. Vi håper programmet vil falle i smak hos både spirende og erfarne FPGA-utviklere, og tror alle kan ta nytte av eksemplene vi går gjennom i egne prosjekter. Det er nok spesielt relevant for dem som har kunnskap og erfaring fra FPGA-utvikling. Det er en mulighet for faglig påfyll og diskusjoner med fagkollegaer.